Разработка и апробация элементной базы сбоеустойчивых робототехнических систем на базе самосинхронной парадигмы

КАРТОЧКА ПРОЕКТА ФУНДАМЕНТАЛЬНЫХ И ПОИСКОВЫХ НАУЧНЫХ ИССЛЕДОВАНИЙ,
ПОДДЕРЖАННОГО РОССИЙСКИМ НАУЧНЫМ ФОНДОМ

Информация подготовлена на основании данных из Информационно-аналитической системы РНФ, содержательная часть представлена в авторской редакции. Все права принадлежат авторам, использование или перепечатка материалов допустима только с предварительного согласия авторов.

ОБЩИЕ СВЕДЕНИЯ

Номер проекта 22-19-00237

НазваниеРазработка и апробация элементной базы сбоеустойчивых робототехнических систем на базе самосинхронной парадигмы

Руководитель Соколов Игорь Анатольевич, Доктор технических наук

Организация финансирования, регион федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" , г Москва

Конкурс №68 - Конкурс 2022 года «Проведение фундаментальных научных исследований и поисковых научных исследований отдельными научными группами»

Область знания, основной код классификатора 09 - Инженерные науки; 09-701 - Электронная элементная база информационных систем

Ключевые слова робототехническая система, вычислительный комплекс, элементная база, самосинхронная схема, энергоэффективность, сбоеустойчивость, диапазон работоспособности, адаптируемость к обрабатываемой информации

Код ГРНТИ50.09.00

ИНФОРМАЦИЯ ИЗ ЗАЯВКИ

Аннотация
Развитие цифровой экономики и широкое внедрение автоматизированной цифровой обработки данных во все области жизнедеятельности человека актуализируют задачу создания надежных робототехнических систем, способных устойчиво работать в неблагоприятных условиях внешней среды и эксплуатационного окружения оборудования. Эта задача неразрывно связана с совершенствованием их микроэлектронной элементной базы проектирования и изготовления. На современном уровне развития микро- и нано-технологий основу схемотехнического базиса реализации устройств управления и диагностирования сложных технических систем составляют большие интегральные схемы (БИС), разработанные на основе библиотек элементов различной сложности. Этим требованиям в полной мере отвечает новая самосинхронная элементная база, методология проектирования которой разрабатывается в Институте проблем информатики Российской академии наук (ИПИ РАН, входит в ФИЦ ИУ РАН). По всем характеристикам самосинхронные системы идеально подходят для реализации высоконадёжных вычислительных, управляющих и робототехнических систем, особенно для автономных объектов с ограниченной энергетикой. Самосинхронные схемы естественным образом реализуют диагностирование управляемой технической системы - выявление ошибки в ее работе. Само свойство выявления неисправности является неотъемлемым атрибутом самосинхронных схем, что оправдывает применение к ним термина “самопроверяющиеся схемы”. Она обеспечивает стопроцентное обнаружение константных неисправностей ("залипание" выхода элемента в каком-либо состоянии) любой кратности [Victor Zakharov, Yury Stepchenkov, Yury Diachenko, and Yury Rogdestvenski. Self-Timed Circuitry Retrospective, Proc. of the International Conference Engineering Technologies and Computer Science EnT 2020, Moscow, Russia, 24-27 June 2020, pp. 58 – 64. URL: https://www.researchgate.net/publication/342969509_Self-Timed_Circuitry_Retrospective]. В ИПИ РАН разработана идеология и методология проектирования самосинхронных схем, правильное функционирование которых не зависит от задержек составляющих их элементов и соединяющих их проводов. Типовые малоразрядные вычислительные устройства, реализованные в базисе самосинхронной схемотехники, оказываются в 1,5 - 2 раза лучше своих синхронных аналогов по энергетической эффективности (отношению энергии потребления к производительности), в 1,5 – 1,7 раза лучше по производительности в реальных условиях. По добротности, учитывающей энергию потребления, производительность и допустимые диапазоны напряжения питания и температуры окружающей среды самосинхронная аппаратура оказывается лучше синхронной не менее чем в 5 раз [Степченков Ю.А., Дьяченко Ю.Г., Петрухин В.С. Опыт разработки самосинхронного ядра микроконтроллера на базовом матричном кристалле // Нано- и микросистемная техника, №5, 2006, с.29-36. URL: https://www.elibrary.ru/item.asp?id=9516420]. Тем не менее, существует проблема внедрения самосинхронных узлов и блоков в глобальное синхронное окружение, во многом обусловленная сложностью логического проектирования элементов и узлов, реализующих самосинхронную дисциплину переключений. Предполагается, что реализация робототехнических систем в виде GALA-систем (Globally Asynchronous-Locally Arbitrary) позволит решить эту задачу наиболее эффективным образом. Использование разработчиками робототехнических систем асинхронного (запрос-ответного) принципа взаимодействия их компонентов на глобальном уровне в качестве основного, позволит на локальном уровне использовать устройства, базирующиеся на любом схемотехническом базисе: традиционном (синхронном), асинхронном или предлагаемом в качестве перспективного базиса – самосинхронном. В зависимости от требований к показателям надежности в конкретных робототехнических системах и в зависимости от степени доступности к использованию отдельных компонентов, разработчик будет иметь свободу выбора при комплексировании систем. При этом остается возможность улучшения характеристик робототехнических систем простой заменой отдельных компонентов, например, при появлении на рынке самосинхронных, более эффективных, компонентов вместо синхронных. В данной работе планируется впервые в мире выполнить полномасштабную разработку функциональной библиотеки логических элементов и сложных функциональных блоков в технологическом базисе комплементарный металл-диэлектрик-полупроводник (КМДП), поддерживающую проектирование самосинхронных схем трех основных классов: не зависимых от быстродействия их элементов; не зависимых от задержек элементов и отдельных проводов, не зависимых от задержек элементов и всех проводов. Такая библиотека будет отвечать критерию построения схем, оптимальных для реализации на их основе высоконадежных робототехнических систем. Благодаря использованию системной самосинхронизации и схемотехнической избыточности для дополнительной сбое- и помехозащищенности, СС-схемотехника обеспечит построение высоконадежных вычислительных систем для робототехнических и бортовых комплексов, работающих в экстремальных условиях, и будет способствовать решению актуальной задачи – повышению надежности и безопасности функционирования наземной аппаратуры специального назначения, воздушных и космических летательных аппаратов и увеличению срока их эксплуатации. В рамках проекта будут разработаны методы и аппаратные решения, обеспечивающие повышение быстродействия цифровых СС-схем. Оптимальные характеристики СС-реализации любой схемы достигаются только при учете специфики СС-схем на всех уровнях проектирования, начиная с архитектурного. Повышение надежности робототехнических систем обеспечивается за счет схемотехнических и топологических методов проектирования сбоеустойчивых СС-схем [Stepchenkov, Y. A., A. N. Kamenskih, Y. G. Diachenko, Y. V. Rogdestvenski, and D. Y. Diachenko. 2020. Improvement of the natural self-timed circuit tolerance to short-term soft errors, Advances in Science, Technology and Engineering Systems Journal. 5(2):44-56. URL: https://www.researchgate.net/publication/339864248_Improvement_of_the_Natural_Self-Timed_Circuit_Tolerance_to_Short-Term_Soft_Errors]. Двухфазная дисциплина работы СС-схемы и индикация переключений всех элементов схемы обеспечивают высокий уровень естественной защиты СС-схемы от кратковременных логических сбоев, которые по оценкам специалистов встречаются в цифровых схемах на несколько порядков чаще, чем отказы [Викторова В.C. Анализ надежности отказоустойчивых управляющих вычислительных систем / В.C. Викторова, Н.В. Лубков, А.С. Степанянц. Москва, Институт проблем управления РАН, 2016. - 117 с. URL: https://www.ipu.ru/sites/default/files/card_file/VLS.pdf]. Использование разработанных членами рабочего коллектива подходов к маскированию логических сбоев в СС-схемах в рамках проекта позволит повысить сбоеустойчивость СС-реализации робототехнических систем до уровня, в несколько раз превышающего уровень сбоеустойчивости их синхронных аналогов.

ОТЧЁТНЫЕ МАТЕРИАЛЫ

Публикации

1. Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Морозов Н.В., Рождественскене А.В., Степченков Д.Ю. Самосинхронный троичный сумматор с повышенной сбоеустойчивостью Известия вузов. Электроника., Известия вузов. Электроника, 2022. Т. 27, № 5, С. 624–634. (год публикации - 2022)
10.24151/1561-5405-2022-27-5-624-634.

2. Дьяченко Ю.Г., Шикунов Ю.И., Морозов Н.В., Дьяченко Д.Ю., Степченков Д.Ю. Self-Timed Storage Register Cases 2022 IEEE 23rd International Conference of Young Professionals in Electron Devices and Materials (EDM), 2022 IEEE 23rd International Conference of Young Professionals in Electron Devices and Materials (EDM), Altai, Russian Federation, 30 June - 04 July, 2022.— IEEE, P. 436-439. (год публикации - 2022)
10.1109/EDM55285.2022.9855019

3. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. Comparison of Synchronous and Self-Timed Pipeline’s Soft Error Tolerance 2022 International Russian Automation Conference (RusAutoCon), 2022 International Russian Automation Conference (RusAutoCon), Sochi, Russian Federation, 04-10 September, 2022.— IEEE, P. 217-222. (год публикации - 2022)
10.1109/RusAutoCon54946.2022.9896353

4. Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В., Морозов Н.В., Степченков Д.Ю., Дьяченко Д.Ю. Варианты самосинхронных регистров сдвига Системы и средства информатики, Системы и средства информатики, 2022, Т. 32, № 3, С. 81-91. (год публикации - 2022)
10.14357/08696527220308

5. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г., Морозов Н.В., Степченков Д.Ю., Дьяченко Д.Ю. Анализ сбоеустойчивости самосинхронного конвейера Системы и средства информатики, Системы и средства информатики, 2022. Т. 32, № 4, С. 4-13. (год публикации - 2022)
10.14357/08696527200305

6. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г., Рождественский Ю.В. Оценка надежности синхронного и самосинхронного конвейеров Информатика и ее применения, Информатика и ее применения, 2022. Т.16, Вып. 4, C. 2-7. (год публикации - 2022)
10.14357/19922264220401

7. Соколов И.А, Степченков Ю.А, Дьяченко Ю.Г., Рождественский Ю.В., Дьяченко Д.Ю., Плеханов Л.П. Self-Timed Pipeline with Variable Stage Number 2023 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus), 2023 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (ElConRus) St. Petersburg, Moscow, Russia, January 24-27, 2023. - IEEE, P. 152-157. (год публикации - 2023)

8. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г., Морозов Н.В., Дьяченко Д.Ю. Самосинхронный конвейер с переменным числом ступеней Системы и средства информатики, Системы и средства информатики, 2023. Т. 33, № 1, С. 4-13. (год публикации - 2023)
10.14357/08696527230101

9. Степченков Ю.А., Дьяченко Ю.Г., Степченков Д.Ю., Дьяченко Д.Ю., Орлов Г.А. Мультиплексируемый самосинхронный конвейер Системы и средства информатики, Системы и средства информатики, 2023. Т. 33, № 2, С. 4-12 (год публикации - 2023)
10.14357/08696527230201

10. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. Self-timed Fused Multiplier-Adder Pipeline Optimization 2023 International Russian Smart Industry Conference (SmartIndustryCon), 2023 International Russian Smart Industry Conference (SmartIndustryCon), 27-31 March 2023.— IEEE, P. 60-65. (год публикации - 2023)
10.1109/SmartIndustryCon57312.2023.10110742

11. Степченков Ю.А, Степченков Д.Ю., Дьяченко Ю.Г., Морозов Н.В., Плеханов Л.П. Замена синхронных триггеров самосинхронными аналогами в процессе десинхронизации схемы Системы и средства информатики, Системы и средства информатики, 2023, Т. 33, № 4, С. 4-14. (год публикации - 2023)
10.14357/08696527230401

12. Степченков Ю.А., Дьяченко Ю.Г., Хилько Д.В., Морозов Н.В., Берстнев С.В., Степченков Д.Ю. Self-Timed Trigger Synthesis with Composite Write-Enable Input 2024 Conference of Young Researchers in Electrical and Electronic Engineering (ElCon), 2024 Conference of Young Researchers in Electrical and Electronic Engineering (ElCon), Saint Petersburg, Russian Federation, 29-31 January 2024. - IEEE, P. 78-82 (год публикации - 2024)
10.1109/ElCon61730.2024.10468078

13. Дьяченко Ю.Г., Степченков Ю.А., Хилько Д.В. Self-timed counter synthesis 2024 International Conference on Industrial Engineering, Applications and Manufacturing (ICIEAM), 2024 International Conference on Industrial Engineering, Applications and Manufacturing (ICIEAM) Sochi, Russian Federation, 20-24 May 2024. — IEEE, P. 837-842. (год публикации - 2024)
10.1109/ICIEAM60818.2024.10553896

14. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. Synthesis of Self-Timed Circuits with Memory 2024 International Russian Smart Industry Conference (SmartIndustryCon), 2024 International Russian Smart Industry Conference (SmartIndustryCon) Sochi, Russian Federation, 25-29 March 2024. — IEEE, P. 511-516 (год публикации - 2024)
10.1109/SmartIndustryCon61328.2024.10516224

15. Степченков Ю.А., Хилько Д.В., Дьяченко Ю.Г., Морозов Н.В., Степченков Д. Ю., Орлов Г.А. Методика десинхронизации при синтезе самосинхронных схем Системы и средства информатики, Системы и средства информатики, 2024, Т. 34, № 1, С. 33-43. (год публикации - 2024)
10.14357/08696527240103

16. Соколов И.А., Степченков Ю.А., Дьяченко Ю.Г. Self-Timed Counter Implementation Basis 2024 International Russian Smart Industry Conference (SmartIndustryCon) , 2024 International Russian Smart Industry Conference (SmartIndustryCon) Sochi, Russian Federation, 25-29 March 2024. — IEEE, P. 225-230. (год публикации - 2024)
10.1109/SmartIndustryCon61328.2024.10515389

Публикации

Аннотация результатов, полученных в 2024 году
В рамках работ по данному проекту в 2024 выполнены следующие исследования и получены следующие результаты: Исследованы возможности современных отечественных и зарубежных программируемых логических интегральных схем (ПЛИС) для реализации на них самосинхронных (СС) схем. Показано, что сложные логические функции реализуются в адаптивных логических модулях (АЛМ) ПЛИС в виде нескольких каскадов простых ячеек. Это нарушает полноту индикации, заданной в исходном описании СС-схемы. Установлено [Y. Stepchenkov, Y. Diachenko and S. Tyurin. Self-Timed Circuit Emulation on FPGA. 2024 International Russian Automation Conference (RusAutoCon), Sochi, Russian Federation, 2024, pp. 432-437, doi: 10.1109/RusAutoCon61949.2024.10694370], что реализация СС-схемы в ПЛИС увеличивает ее аппаратную избыточность и уменьшает быстродействие. Для повышения эффективности реализации СС-схем на ПЛИС предложен новый унифицированный программируемый логический модуль, обеспечивающий реализацию и синхронных, и СС-схем [Тюрин С. Ф., Советов С. И., Степченков Ю. А., Дьяченко Ю. Г. Новый подход к реализации логических функций в ПЛИС // Системы и средства информатики, 2024. Т. 34. № 4. С.; Патент РФ 2811404. Программируемое логическое устройство. Тюрин С. Ф., Васенин И. А., Степченков Ю. А., Дьяченко Ю. Г., Советов С. И. Опубл. 11.01.2024. Бюл. №2 16 с.]. Тем не менее, реализация СС-схемы на существующих ПЛИС позволяет эмулировать ее поведение и получить сравнительные оценки производительности разных вариантов СС-схемы. Сформулированы принципы эмуляции СС-схем ресурсами ПЛИС. Разработана аппаратная модель блока СС-умножителя со сложением и вычитанием (УСВ) с использованием подмножества конструкций языка System Verilog, поддерживаемых синтезатором САПР Quartus. Кроме того, с целью верификации аппаратной модели УСВ на ПЛИС разработаны Verilog-модель синхронного окружения, обеспечивающего задание тестовых входных данных и чтение результата. Аппаратная модель УСВ была успешно реализована в виде макетного образца на отладочных платах: HAN Pilot Platform с ПЛИС Intel Arria10 SoC 10AS066K3F40E2SG и Cyclone V GT FPGA Development Kit с ПЛИС Intel 5CGTFD9E5F35C7. Макетные образцы были исследованы на надежность работы в изменяющихся условиях эксплуатации, в частности, при различной температуре окружающей среды и частоте тактирования синхронного окружения. В процессе разработки и отладки аппаратной модели сбоеустойчивого СС УСВ была апробирована элементная база сбоеустойчивых робототехнических систем на основе СС-парадигмы, включая двоичные СС-счетчики [I. Sokolov, Y. Stepchenkov, Y. Diachenko. Self-Timed Counter Implementation Basis / 2024 International Russian Smart Industry Conference, 25-29 March 2024. IEEE, 6 P.; Y. Diachenko, Y. Stepchenkov, D. Khilko. Self-timed counter synthesis // 2024 International Conference on Industrial Engineering. Sochi, 2024. 6 P.]. Тестирование макетных образцов подтвердило корректность использованных схемотехнических решений. Расширен состав третьего уровня библиотеки для проектирования сбоеустойчивых СС-схем серией 8-разрядных цифровых СС-устройств: арифметико-логическое устройство, умножитель, сумматор с последовательным и групповым ускоренным переносом, сумматор операндов с троичным кодированием, двоичный счетчик, регистр хранения, регистр сдвига. Сформулированы рекомендации по наиболее эффективным методам синтеза высоконадёжных вычислителей робототехнических систем. На системном уровне они включают применение принципа дублирования и многократного резервирования для обеспечения отказоустойчивости СС-схемы. На схемотехническом уровне необходимы строгое соблюдение принципов проектирования СС-схем, использование логических ячеек "равнозначность" или "неравнозначность" в качестве элементов первого каскада индикаторной подсхемы, сбоеустойчивых Г-триггеров, DICE-подобных СС-регистров и счетчиков. Для синтеза СС-схемы на основе исходного Verilog-описания разработана процедура десинхронизации, заменяющая глобальное тактовое "дерево" сетью локальных сигналов, обеспечивающих запрос-ответное взаимодействие функциональных устройств [Степченков Ю.А., Хилько Д.В., Дьяченко Ю.Г., Морозов Н.В., Степченков Д. Ю., Орлов Г.А. Методика десинхронизации при синтезе самосинхронных схем // Системы и средства информатики, 2024. Т. 34. № 1. С.33-43]. Были разработаны эвристические алгоритмы определения пар участников запрос-ответного взаимодействия, агрегирования фрагментов исходного описания синтезируемой схемы в функциональные блоки и регистры хранения данных, разделения схемы на ступени конвейера, обеспечивающие автоматизацию десинхронизации. Использование шаблонов и типовых схемотехнических решений для реализации цифровых схем с памятью формализует и облегчает проектирование СС-схем [I. Sokolov, Y. Stepchenkov, Y. Diachenko. Synthesis of Self-Timed Circuits with Memory // 2024 International Russian Smart Industry Conference, 2024, 6 P.]. Примером служат реализации СС-триггера с составным входом управления [Y. Stepchenkov, Y. Diachenko, D. Khilko, N. Morozov, S. Berstnev, D. Stepchenkov. Self-Timed Trigger Synthesis with Composite Write-Enable Input // 2024 Conference of Young Researchers in Electrical and Electronic Engineering, St. Petersburg, 2024] и двоичных СС-счетчиков [I. Sokolov, Y. Stepchenkov, Y. Diachenko. Self-Timed Counter Implementation Basis // 2024 International Russian Smart Industry Conference, Sochi, 2024, 6 P.; Y. Diachenko, Y. Stepchenkov, D. Khilko. Self-timed counter synthesis // 2024 International Conference on Industrial Engineering, Sochi, 2024. 6 P.]. Разработанные параметризованные шаблоны на языке Verilog и типовые схемы воплощают эвристические методы и приемы построения последовательностных устройств. Выбор конкретного варианта реализации зависит от типов информационных входов и входов управления, получающихся в процессе синтеза окружения устройства. Реализация СС-предустановки счетчика требует организации специального сценария, включающего поддержание счетного входа в рабочей фазе, формирование активного уровня входов предустановки и индикацию успешного завершения предустановки. Сценарий организуется окружением СС-счетчика, в то время как схемотехническая реализация счетчика инвариантна к типу предустановки: асинхронной или самосинхронной. Суммирующий, вычитающий и реверсивный СС-счетчики реализуются единообразно. Тело СС-счетчика и его окружение описываются двумя разными параметризованными шаблонами. Параметризованные шаблоны СС-счетчика настраиваются на требуемую разрядность при подстановке экземпляра счетчика в синтезируемую схему.

Публикации

Возможность практического использования результатов
Результаты проекта в части разработанных самосинхронных сбоеустойчивых базовых элементов и сложнофункциональных блоков будут использованы для расширения технологического задела Государственным учреждением «Научно-производственный комплекс «Технологический центр, Зеленоград в дополнение в ранее введенной в эксплуатацию библиотеке самосинхронных ячеек БМК 5503 [Ю.А. Степченков, Денисов А.Н., Дьяченко Ю.Г., Гринфельд Ф.И., Филимоненко О.П., Морозов Н.В., Степченков Д.Ю., Плеханов Л.П. Библиотека функциональных ячеек для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507. М.: Техносфера. 2017. 367 с.URL: http://www.technosphera.ru/lib/book/497 (РИНЦ)]. Для создания на их основе надежных цифровых схем, характеризующимися высоким уровнем сбоеустойчивости.